LVDS屏線充分展現(xiàn)性能取決于設(shè)計(jì)方案
- 作者: 陳中強(qiáng)
- 來(lái)源: 鑫美特FFC排線
- 日期 : 2020-07-15
LVDS屏線分為標(biāo)清和高清屏線。高清lvds屏線為0.5間距雙排，即JAEFIRE51P高清線。
標(biāo)清lvds屏線是指屏接口為1.0間距、1.25間距，端子為鉚壓式組裝而成。常見(jiàn)有單八線、雙八線。單八線大都為FIX-30P、DF14、1.25-30P,雙八線大都為FIX-30Pin。
LVDS屏線布線總的原則是：lvds屏線阻抗要匹配，這是非常重要的。若采用差分阻抗的lvds屏線不匹配會(huì)產(chǎn)生反射，會(huì)減弱信號(hào)并增加lvds屏線上共模噪聲，那么lvds屏線線路上的共模噪聲將得不到差分線路磁場(chǎng)的抵消而產(chǎn)生電磁輻射。以下是lvds屏線在設(shè)計(jì)中需注意的問(wèn)題：
（1）LVDS屏線應(yīng)用的母板至少用4層板，將LVDS信號(hào)、地、電源、TTL信號(hào)分層布局。
（2）使TTL信號(hào)和LVDS信號(hào)相互隔離，否則TTL可能會(huì)耦合到LVDS排線上，最好將TTL和LVDS信號(hào)放在由電源、地層隔離的不同層上。
（3）保持發(fā)送器和接收器盡可能靠近接插件。線的長(zhǎng)度愈短愈好，以保證板上噪聲不會(huì)被帶到差分線上。而且避免電路板及l(fā)vds屏線的交叉EMI干擾。
（4）旁路擺放一個(gè)LVDS器件。分布式散裝電容或表貼電容放在盡量靠近電源和地線引腳處。
（5）電源層和地層應(yīng)使用粗線。保持母板地線層返回路徑寬而短。
（6）lvds屏線終端負(fù)載用100Ω(誤差<2%)表貼電阻去靠近接收器輸入端，來(lái)匹配lvds屏線的差分阻抗。終端電阻到接收器輸入端的距離應(yīng)小于7mm。
（7）將所有空閑引腳開(kāi)路(懸空)。
lvds屏線差分設(shè)計(jì)
（1）使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線，并且使lvds差分線對(duì)離開(kāi)集成芯片后，立刻盡可能地相互靠近(距離小于10mm)，這樣能減少反射并能確保藕合到的噪聲為共模噪聲。
（2）使lvds屏線對(duì)長(zhǎng)度相互匹配，以減少信號(hào)扭曲，防止引起信號(hào)間的相位差而導(dǎo)致電磁輻射。
（3）盡量減少過(guò)孔和其它會(huì)引起線路不連續(xù)性的因素。
（4）避免使用90°的走線，這將導(dǎo)致阻值的不連續(xù)。
（2）使TTL信號(hào)和LVDS信號(hào)相互隔離，否則TTL可能會(huì)耦合到LVDS排線上，最好將TTL和LVDS信號(hào)放在由電源、地層隔離的不同層上。
（3）保持發(fā)送器和接收器盡可能靠近接插件。線的長(zhǎng)度愈短愈好，以保證板上噪聲不會(huì)被帶到差分線上。而且避免電路板及l(fā)vds屏線的交叉EMI干擾。
（4）旁路擺放一個(gè)LVDS器件。分布式散裝電容或表貼電容放在盡量靠近電源和地線引腳處。
（5）電源層和地層應(yīng)使用粗線。保持母板地線層返回路徑寬而短。
（6）lvds屏線終端負(fù)載用100Ω(誤差<2%)表貼電阻去靠近接收器輸入端，來(lái)匹配lvds屏線的差分阻抗。終端電阻到接收器輸入端的距離應(yīng)小于7mm。
（7）將所有空閑引腳開(kāi)路(懸空)。
lvds屏線差分設(shè)計(jì)
（1）使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線，并且使lvds差分線對(duì)離開(kāi)集成芯片后，立刻盡可能地相互靠近(距離小于10mm)，這樣能減少反射并能確保藕合到的噪聲為共模噪聲。
（2）使lvds屏線對(duì)長(zhǎng)度相互匹配，以減少信號(hào)扭曲，防止引起信號(hào)間的相位差而導(dǎo)致電磁輻射。
（3）盡量減少過(guò)孔和其它會(huì)引起線路不連續(xù)性的因素。
（4）避免使用90°的走線，這將導(dǎo)致阻值的不連續(xù)。
